CPO還沒一統江湖！聯發科侯上勇談光電整合新戰局

 作者：財訊雙週刊／林苑卿、財訊新聞中心

CPO（共同封裝光學）被視為AI突破資料傳輸與功耗瓶頸的重要技術，但未來是否由CPO主導，產業界仍有不同想法。根據《財訊》雙週刊報導，11月6日在成功大學舉行的第十一屆成材產業論壇上，聯發科副總經理侯上勇表示，隨著AI晶片對運算效能及傳輸速度的要求不斷提高，先進封裝與光電整合的重要性日益提升，但除了CPO，市場仍有其他光學架構正在發展，技術路線尚未完全定型。

侯上勇觀察，過去半導體產業主要依循摩爾定律，持續推進電晶體微縮，但隨著晶片效能需求不斷提高，單靠製程進步已不足以滿足需求，先進封裝與小晶片（Chiplet）整合的重要性因而大幅提升。

他形容，過去半導體產業如同在隧道裡挖掘，雖然愈來愈難，但方向相對明確；如今先進封裝帶來更多可能性，技術選擇反而變得複雜。

尤其在AI推動高速運算與資料傳輸需求下，光學技術逐漸成為產業關注焦點，但究竟哪一種架構能成為未來主流，目前仍沒有定論。

侯上勇以自身過去參與相關技術開發的經驗分享，原本認為CPO具備緊湊、通用的優勢，有機會成為重要解決方案，但隨著其他光學整合構想陸續出現，市場競爭已不再只有單一路線。《財訊》雙週刊指出，他提到，除了CPO，產業還有其他光學架構正在發展，不同方案牽涉的光源、封裝方式與系統整合需求各不相同。

「現在這個產業真的是，講通俗一點的形容叫做打群架。」侯上勇以此形容當前光電整合的發展，已不是單一企業可以獨力完成的工作，而是需要不同領域的技術與供應商共同投入。

欣興執行總經理馬光華也從載板角度分享，CPO的核心方向之一，是縮短光學元件與運算晶片之間的電訊號傳輸距離，藉此降低功耗並改善傳輸效率。

從過去將光學模組設置於板卡邊緣，到逐步移向載板附近，甚至進一步與運算晶片整合於同一載板，產業正持續探索更高整合度的方案。

不過，當光學元件愈來愈靠近運算晶片，測試也變得更加困難。馬光華提到，傳統半導體電性測試可以在不同製程階段進行，但光學元件如何測試、光纖如何精準對位，以及如何確認封裝後的光學性能，仍有許多問題需要克服。

除了光電整合，侯上勇也談到面板級封裝的發展。根據《財訊》雙週刊報導，他表示，隨著晶片及封裝尺寸持續增加，從圓形晶圓轉向方形面板，雖有機會提高材料利用率，但製程形狀與尺寸同時改變，設備及製程都必須重新調整，不可能一步到位。

馬光華補充，面板級封裝並非尺寸愈大愈好，還必須考量材料與設備能力、面板利用率及良率。有些業者選擇先改善良率，再逐步放大尺寸；也有業者從大尺寸面板著手，各有不同的技術挑戰。

至於哪一種方案更具競爭力，侯上勇提醒，不能只看初期製造成本，還得考量量產良率。「表面上貴，但是如果它的良率好，其實是它便宜。」畢竟，良率不同，原本看似便宜的技術，最後未必真的划算。

（更多精彩內容，詳見《財訊》雙週刊）

延伸閱讀：

台積電搶進3D DRAM？華邦電焦佑鈞直言機率低：恐與3大記憶體廠競爭

黃仁勳風波延燒　黃樂參與創立的Megaspeed，是中國取得輝達GPU的秘密管道？

林百里獲李國鼎獎！郭倩如首度同框獻花 揭開廣達董座的工程師人生